明 細 書

ヘテロバイポーラトランジスタおよびその製造方法

〔技術分野〕

本発明は、エピタキシャル成長によりベース層を形成したヘテロバイ 5 ポーラトランジスタおよびその製造方法に関する。

〔技術背景〕

10

15

20

バイポーラトランジスタの開発において、エピタキシャル成長を用いてベース層に、バンドギャップが異なった材料を導入することにより、デバイス高速化の実現を図ったヘテロバイポーラトランジスタ(HBT)の開発が精力的に行われている。

SiGe(シリコン・ゲルマニウム)材料やSiGeC(シリコン・ゲルマニウム・カーボン)材料等の IV 族半導体材料をベース層に用いるHBTは、Si基板上にデバイスを形成でき、CMOS回路との集積による高機能化、大面積基板利用による低コスト化等の利点を発揮でき、高速デバイスとして有望視されている。

従来のヘテロ接合にSiGeを用いたHBT(以下、SiGeHBTという。)の代表的な構成例を、図23を参照して説明する。なおここでは、SiGe材料をベース層に用いたHBTが例示されているが、SiGeC材料をベース層に用いたHBTであっても同一の構成を有する。

SiGeHBTは大別して、ダブルポリシリコン構造とシングルポリシリコン構造とに区分され、図23(a)は、ダブルポリシリコン構造のSiGeHBTの代表的な模式断面図であり、図23(b)は、シングルポリシリコン構造のそれの代表的な模式断面図である。

25 最初に、図23 (a)を参照してダブルポリシリコン構造のSiGe HBTを説明する。

素子分離領域101およびコレクタ領域102を配置したSi基板上に、外部ベース領域に相当するポリシリコン層103が予め形成され

25

ている。そして、ポリシリコン層103に対してエッチングによりパターンニング処理が行われ、ポリシリコン層103を除去したHBT形成領域に真性ベース領域に相当するエピタキシャルS·i Ge層104が選択的にエピタキシャル成長する。

5 このような構成においては、ポリシリコン層103とエピタキシャル SiGe層104とを同時に成膜することも連続的に成膜することも 不可能なため、エピタキシャルSiGe層104とポリシリコン層10 3との界面105における自然酸化膜の形成は避け難く、かつその界面105にポイドが発生する可能性もある。このため、ダブルポリシリコン構造のSiGeHBTは、ポリシリコン層103とエピタキシャルSiGe層104との間の接触抵抗を増大させ、かつその接触抵抗値の製品間バラツキも顕著化させるという不具合を内在している。更に、製造プロセスが複雑であり、選択成長におけるプロセスウィンドウが狭い等の問題もあり、このような観点からダブルポリシリコン構造のSiGeHBTは、量産に不向きなデバイスと言える。

次に、図23(b)を参照してシングルポリシリコン構造のSiGe HBTを説明する。

非選択成長方法を用いて、コレクタ領域102の真上のSi基板上には、真性ペース領域に相当するエピタキシャルSiGe層106がエピタキシャル成長すると同時に、素子分離領域101の上には、外部ペース領域に相当するポリSiGe層107が成長する。なおその後、ポリSiGe層107の表面にはシリサイド層108が形成される。

こうした構成によれば、ポリSiGe層107とエピタキシャルSiGe層106とを同時に成膜可能なため、エピタキシャルSiGe層107とポリSiGe層107の界面では自然酸化膜やボイドは形成されることなく、両者間の接触抵抗の増加を根本的に解消可能である。また、ダブルポリシリコン構造に比べて、シングルポリシリコン構造のSiGeHBTの製造工程は簡素である。更には、選択成長に比べて非選

択成長のプロセスウィンドウが広い。

このようなことから総合的に判断して、シングルポリシリコン構造の SiGeHBTは量産に向いていると言える。

なお、SiGeHBTの技術を開示した公知資料として、国際公開W 5 001/88994号パンフレットがある。

〔発明の開示〕

15

ところで、従来のシングルポリシリコン構造のSiGeHBTでは、 真性ベース領域に相当するエピタキシャルSiGe層106と外部ベ ース領域に相当するポリSiGe層107とが同時に同一の製造プロ セスにより形成されるため、外部ベース領域中に存在するGe組成プロ ファイルは、必然的に真性ベース領域中に存在するGe組成プロファイ ルに一致することになる。

しかしながら、真性ベース領域において最適化されたGe組成プロファイルが、必ずしも外部ベース領域のGe組成プロファイルとして適しているとは言えず、以下に述べる不具合が生じると本願発明者は考えている。

図24には、従来のSiGeHBTのベース層の積層構造が図示され、 図25には、ベース層の各層において、そこに含有されるGe組成プロファイルの変化が示されている。

20 ここで、Si基板の上から順番に、Siバッファ層109と、ノンドープSiGeスペーサ層110と、BドープSiGe傾斜ベース層111と、Siキャップ層112とが積層され、これらの層109、110、111、112をまとめて「真性ベース領域106」といい、これらの層109、110、111、112が、図23(b)に示された単結晶のエピタキシャルSiGe層106に相当する。

同様に、Si基板の上から順番に、外部ベース形成層としての第1の 層113(Siバッファ層109と同時に形成される層)と、ノンドー プSiGeスペーサ層110と同時に形成される第2の層114、Bド

10

15

20

ープSiGe傾斜ベース層111と同時に形成される第3の層115、Siキャップ層112と同時に形成される第4の層116が積層され、これらの層113、114、115、116をまとめて「外部ベース領域107」といい、これらの層113、114、115、116が、図23 (b) に示された多結晶のポリSiGe層107に相当する。

こうした真性ベース領域106に対応する積層構造のGe組成プロファイルは、デバイス特性の向上を図るための適正化が行われ、例えばSiGe傾斜ベース層111においてはGe含有率をエミッタ側からコレクタ側に向けて徐々に増加させた傾斜組成ベース構造が採用され、これによってベース層内部に電界が形成され、キャリア(電子)をこの電界により加速して電子のベース層走行時間の短縮が図られ、ひいては良好な高周波特性(デバイスの高速化)が得られる。

加えて近年、SiGeHBTの更なる高速化のため、真性ベース領域 106の厚みを薄膜化(例えば、Siキャップ層112の厚みの薄膜 化)することにより電子のベース層走行時間を短縮することが検討され つつある。

ここで、図26において、真性ベース領域106のSiキャップ層112の厚みを横軸にとり、ベース抵抗および最大利得周波数fmaxを縦軸にとって、Siキャップ層112の厚みの変化に対するベース抵抗および最大利得周波数fmaxの測定データの変化の様子が図示されている。

なお、縦軸の数値(ベース抵抗および最大利得周波数 fmaxの数値)は、Si+vyプ112の厚みが30nmにおけるそれぞれの数値により規格化し整理された相対値である。

25 図26によると、デバイスの高速化を目論んでSiキャップ層112 の厚みを薄膜化したにもかかわらず、その厚みが10nm以下において ベース抵抗が急激に増大し、これにより最大利得周波数fmaxが大幅 に減少するという意外な結果が得られた。

10

20

25

このようなベース抵抗の増大の要因として、真性ベース領域106のSiキャップ層112の薄膜化と共に外部ベース領域107のシリコンからなる第4の層116が薄膜化されたことにより、外部ベース領域の第4の層116の表面をシリサイド化するシリサイド形成工程の際に、その下層の第3の層(SiGe層)115に含有されるGe原子がシリサイド層形成を阻害してシリサイド層108を高抵抗化させている可能性がある。

すなわち、外部ベース領域107の第4の層116が薄膜化するに従ってこの第4の層116の表面近傍のGe濃度が増加し、シリサイド形成が阻害され、これによりシリサイド層108を高抵抗化させたものと推察できる。

なお、こうした現象は、特にコバルト(Co)を用いたシリサイド形成において顕在化するという報告が、IEEE Electron Device Letters vol.23 No.8 (2002) p464-466 においてなされている。

15 また、Rim等は、SiGe材料を用いたMOSFETでも同様に、Ge原子に基づくシリサイド層高抵抗化が発生して、この対応策を 2002 Symposium on VLSI Technology Digest 10-4 において述べている。

Rim等の報告によれば、シリサイド形成直前のSiGe層の上に「raised source/drain (RDS)」と称されるSi層を選択成長することによりシリサイド層を低抵抗化できるという知見が示された。

また、Jagannathan 等は、シングルポリシリコン構造のSiGeHBTの製造方法において、真性ペース領域に相当するエピタキシャルSiGe層と外部ペース領域に相当するポリSiGe層とを同時形成させた後、真性ペース領域をマスキングして、外部ペース領域に相当するポリSiGe層に「raised extrinsic base」と称される層を選択成長により形成することを、IEEE Electron Device Letters Vol.23 (2002) P.258ー260 において述べている。この Jagannathan 等の報告では、シリサイド層の抵抗に言及してないものの、このような「raised extrinsic

10

15

20

base」の効果によりGe原子によるシリサイド層のシリサイド化阻害は 改善されているものと推認できる。

しかし、これらの対策方法はいずれも、別途の選択成長という新たな工程を追加する必要があり、SiGeHBTの製造工程の複雑化や製造コストの増大を招いてしまう。

本発明は、トランジスタ動作の更なる高速化を図るため、トランジスタ製造工程の複雑化を招くことなく、Ge原子によってもたらされるシリサイド抵抗の高抵抗化を確実に防止しつつ外部ベース領域にシリサイド層を均一に形成できるシングルポリシリコン構造のSiGeHBTおよびその製造方法を提供することを目的としている。

そして、この目的を達成するために、本発明に係るバイポーラトランジスタは、基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真性ベース領域と、前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる外部ベース形成層を有する外部ベース領域と、を備え、前記外部ベース形成層および前記シリコンバッファ層の厚みが共に、40nm以上でありかつ前記外部ベース形成層の表面がシリサイド化されるというものである。

また、本発明に係るバイポーラトランジスタは、基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真性ベース領域と、前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる外部ベース形成層を有する外部ベース領域と、を備え、前記外部ベース形成層の厚みが、前記シリコンバッファ層の厚みにほぼ等しくかつ前記外部

ベース形成層の表面がシリサイド化されるというものである。

このような構成によれば、前記外部ベース形成層を所定の厚膜に形成したうえで、前記外部ベース形成層にシリサイド層を形成可能なため、シリサイド層を外部ベース形成層に均一に形成できる。また、前記外部ベース形成層の下層にゲルマニウムを含んだ層が存在しないため、シリサイド層の前記外部ベース形成層への形成においてGe原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防止できる。

なおここで、前記組成比傾斜ベース層は、シリコンとゲルマニウムか 10 らなるシリコン・ゲルマニウム傾斜ベース層であっても良い。

また、前記シリコンバッファ層は単結晶であり、前記第外部ベース形成層は多結晶であっても良い。

また、本発明に係るバイポーラトランジスタの製造方法は、基板にマスキング層を形成することにより活性領域を含む領域を囲み、前記活性領域を含む領域のうちの活性領域においては、シリコン層とシリコン・ゲルマニウム層とを有するようにエピタキシャルベース層を形成し、前記活性領域を含む領域のうちの素子分離領域においては、前記エピタキシャルベース層と非選択的に、シリコン層とシリコン・ゲルマニウム層とを有するようにポリベース層を形成し、その後、前記ポリベース層のうちの前記シリコン・ゲルマニウム層をエッチングにより除去することによって外部ベース形成層としての前記シリコン層の表面を露出させ、前記露出部にシリサイド層を形成するものである。

15

20

25

こうした製造方法によれば、シリコンからなる前記外部ベース形成層に積層された前記シリコン・ゲルマニウム層をエッチングにより除去したうえで、前記外部ベース形成層にシリサイド層を形成するという工程を採用したため、シリサイド層の前記外部ベース形成層への形成においてGe原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防止できる。

8

前記エッチングは望ましくは、硝酸と水とフッ酸の混合液からなるエッチャントを用いたウェットエッチングである。

また、本発明に係るバイポーラトランジスタは、基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコン バッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真性ベース領域と、前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる第1の外部ベース形成層と、前記第1の外部ベース形成層の上に前記組成比傾斜ベース層と共に形成され、ゲルマニウムを含有する第2の外部ベース形成層と、前記第2の外部ベース形成層の上に形成されるシリコンからなる第3の外部ベース形成層と、を有する外部ベース領域と、を備え、前記第2の外部ベース形成層のゲルマニウムの含有量が、前記組成比傾斜ベース層のゲルマニウムの含有量よりも少なくかつ前記第3の外部ベース形成層の表面がシリサイド化されるというものである。

このような構成によれば、前記第2の外部ベース形成層のゲルマニウム含有層を前記シリコン・ゲルマニウム傾斜ベース層のゲルマニウム含有量よりも少なくできたため、第2の外部ベース形成層の上のシリコン層にシリサイド層を形成する際に、Ge原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防止できる。

なお、前記組成比傾斜ペース層は単結晶であり、前記第2の外部ベース形成層は多結晶であっても良い。

20

25

また、本発明に係るパイポーラトランジスタの製造方法は、基板にマスキング層を形成することにより活性領域を含む領域を囲み、前記活性領域を含む領域のうちの活性領域においては、第1の気相成長法により第1のシリコン層を形成すると共に、前記活性領域を含む領域のうちの素子分離領域においては、第2のシリコン層を形成し、続いて、塩素を含む反応性ガスを添加した第2の気相成長法により、前記第1のシリコ

15

ン層の上に単結晶の第1のシリコン・ゲルマニウム層を形成すると共に、前記第2のシリコン層の上に多結晶の第2のシリコン・ゲルマニウム層を形成し、前記第2のシリコン・ゲルマニウム層の上に形成した外部ベース形成層としての第3のシリコン層の表面にシリサイド層を形成するというものである。なおここで、前記第2のシリコン・ゲルマニウム層のゲルマニウム含有量が、前記第1のシリコン・ゲルマニウム層のゲルマニウムの含有量よりも少なくなるように両者の厚みが調整される。

このような製法方法によれば、シリコンとゲルマニウムからなる多結 晶の前記第2のシリコン・ゲルマニウム層を、塩素を含む反応性ガスを 添加しつつ気相成長により形成したため、前記外部ベース形成層の成長 は、塩素を含む反応性ガスのエッチング作用を受けることにより抑制さ れる。このため、前記第2のシリコン・ゲルマニウム層のゲルマニウム 含有層を前記第1のシリコン・ゲルマニウム層のゲルマニウム うも少なくできて、前記第2のシリコン・ゲルマニウム層の上の前記第 3のシリコン層にシリサイド層を形成する際に、Ge原子によってシリ サイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防 止できる。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

20 〔図面の簡単な説明〕

図1は、本発明の第1の実施の形態に係るSiGeHBTの断面図である。

図2は、本発明の第1の実施の形態に係るSiGeHBTのベース層の構成を説明する断面図である。

25 図3は、第1の実施の形態に係るSiGeHBTの製造工程の一段階を示す断面図である。

図4は、図3に続く製造工程の段階におけるSiGeHBTの断面図である。

図5は、図4に続く製造工程の段階におけるSiGeHBTの断面図である。

図6は、図5に続く製造工程の段階におけるSiGeHBTの断面図である。

5 図7は、図6に続く製造工程の段階におけるSiGeHBTの断面図である。

図8は、図7に続く製造工程の段階におけるSiGeHBTの断面図である。

図9は、図8に続く製造工程の段階におけるSiGeHBTの断面図 10 である。

図10は、図9に続く製造工程の段階におけるSiGeHBTの断面図である。

図11は、図10に続く製造工程の段階におけるSiGeHBTの断面図である。

15 図12は、図11に続く製造工程の段階におけるSiGe H B T の断面図である。

図13は、図12に続く製造工程の段階におけるSiGeHBTの断面図である。

図14は、図13に続く製造工程の段階におけるSiGeHBTの断 20 面図である。

図15は、本発明の第2の実施の形態に係るSiGeHBTの断面図である。

図16は、本発明の第2の実施の形態に係るSiGeHBTのベース層の構成を説明する断面図である。

25 図17は、第2の実施の形態に係るSiGeHBTの製造工程の一段階を示す断面図である。

図18は、図17に続く製造工程の段階におけるSiGeHBTの断面図である。

図19は、図18に続く製造工程の段階におけるSiGeHBTの断面図である。

図20は、図19に続く製造工程の段階におけるSiGeHBTの断面図である。

5 図21は、図20に続く製造工程の段階におけるSiGeHBTの断面図である。

図22は、図21に続く製造工程の段階におけるSiGeHBTの断面図である。

図23は、従来のSiGeHBTの断面図である。

10 図24は、従来のSiGeHBTのベース層の構成を説明する断面図である。

図25は、SiGeHBTのベース層におけるGe原子の組成プロファイルを説明する図である。

図26は、従来のSiGeHBTにおいて、ベース抵抗とfmaxに 15 ついてSiキャップ膜厚依存性の測定データを示す図である。

図27は、外部ベース形成層(20nm、40nmおよび60nm)の表面をCoシリサイド化した後、それのSEM断面写真の様子を模式的に描いた図である。

図28は、横軸に外部ベース形成層の厚みをとり、縦軸にCoシリサ 20 イド層のシート抵抗をとって、両者の相関を示した図である。

[発明を実施するための最良の形態]

以下、本発明の実施の形態について、図面を参照しつつ説明する。

(第1の実施の形態)

図1は、本発明の第1の実施の形態に係るSiGeHBTの構成を示 25 す断面図である。

図1に示すように、P型のSi基板1には、その表面に対して砒素イオンを注入して深さ約 1μ mのN型のサブコレクタ領域2が設けられている。また、Si基板1およびサブコレクタ領域2を覆うようにして、

Si基板 1 およびサプコレクタ領域 2 の上にN型不純物をドーピングしながら Si 単結晶層 3 が約 0 . 5 μ m の厚みにエピタキシャル成長している。

また、素子分離領域として、シリコン酸化層の埋め込まれたシャロートレンチ4が、Si単結晶層3の表面からSi基板1に至るように設けられると共に、このシャロートレンチ4よりもさらに下方に延びて、ノンドープポリシリコン層6およびこれを取り囲むシリコン酸化層7により構成されるディープトレンチ5が、Si基板1の内部に設けられている。

10 そして、ディープトレンチ5によってHBT形成領域が取り囲まれ、 このディープトレンチ5により囲まれるSi基板1の内部領域には、上 記のサブコレクタ領域2が形成されている。

また、シャロートレンチ4によって取り囲まれた領域が、活性領域としてのコレクタ領域に相当し、かつシャロートレンチ4により分離されたSi単結晶層3の表面に対して燐イオンを注入してN⁺型のコレクタ引き出し層8が形成されている。

15

なお、各トレンチ4、5の深さは、それぞれ約0.3 μ m、約2 μ m である。

Si単結晶層3の直上には真性ベース領域11がエピタキシャル成長 20 により形成され、シリコン酸化層からなるシャロートレンチ4の直上に は外部ベース領域12が非選択成長により形成されている。

なお、これらの真性ベース領域111および外部ベース領域12の構成 および機能は、図2を参照して後ほど詳しく説明する。

20

整されたN⁺型のポリシリコンからなるエミッタ電極 1 6 が形成されている。更には、このエミッタ電極 1 6 の側面にシリコン酸化層からなるサイドウォール 1 8 が配置され、これによりエミッタ電極 1 6 とペース層とが絶縁される。

5 また、Si基板1の全面に層間絶縁層20が堆積され、この層間絶縁層20には、その表面から外部ベース領域12およびエミッタ電極16並びにコレクタ引き出し層8に到達するように延びるコンタクトホールが形成されている。そして、このコンタクトホールに埋め込まれたタングステン(W)プラグ21の一端は、層間絶縁層20の上に配置された0 金属配線22に電気的に接続する一方、その他端は、外部ベース領域12およびエミッタ電極16並びにコレクタ引き出し層8に電気的に接続している。

なお、Wプラグ21に接触する外部ベース領域12の表面およびエミッタ電極16の表面並びにコレクタ引き出し層8の表面には、Co(コバルト)シリサイド層19が形成され、これによりタングステンプラグ21と、これらの層8、12やエミッタ電極16との接触抵抗の低減が図られている。

このようにして、Si基板1と、サブコレクタ領域2と、Si単結晶層3と、シャロートレンチ4と、ディープトレンチ5と、コレクタ引き出し層8と、真性ベース領域11と、外部ベース領域12と、シリコン酸化層13と、エミッタ電極16と、サイドウォール18と、層間絶縁層20と、Wプラグ21と、金属配線22と、によりSiGeHBT120が構成されている。

ここで、図 2 を参照して真性ベース領域 1 1 の構成と外部ベース領域 25 1 2 の構成を詳しく説明する。

図2は、SiGeHBTのベース層(真性ベース領域11と外部ベース領域12)の構成を説明する断面図であるが、ベース層以外の構成は、 点線を付して略記している。なおここでは、SiGe材料を例に説明し

14

ているが、SiGeC材料を用いることも可能である。

15

20

25

図2に示すように、真性ペース領域11は、Si基板1の上に基板側から順番に気相成長法(エピタキシャル成長法)により、シリコンからなる単結晶のSiバッファ層109と、シリコンとゲルマニウムからなる単結晶のノンドープSiGeスペーサ層110と、シリコンとゲルマニウムからなる単結晶のBドープSiGe傾斜ペース層111と、シリコンからなる単結晶のSiキャップ層112とを積層して構成されている。

また、外部ベース領域12は、非選択成長により、Si基板1の上に 10 単結晶のSiバッファ層109と並んでこれとほぼ同じ厚みに形成され るシリコンからなる多結晶の外部ベース形成層113と、この表面をシ リサイド化したCoシリサイド層19と、によって構成されている。

ここで、真性ベース領域11の最下層のSiバッファ層109はデバイスとしての機能を果たすものではなく、単にその上層のノンドープSiGeスペーサ層110の結晶成長の安定化ためのものであり、その厚みは、従来から10nm~20nm程度で充分に機能を果たすと考えられていた。しかし、外部ベース形成層113の表面をシリサイド化するに充分な厚みに外部ベース形成層113の膜厚を調整する必要があり、これにより、外部ベース形成層113と同時に成長する単結晶のSiバッファ層109も、必然的に同様の厚みに調整されることになる。

すなわち、外部ベース形成層113の厚みは、少なくとも40nm以上に調整され、これによって始めて、外部ベース形成層113の表面に均一に所定厚みのСoシリサイド層19を安定に形成することが可能になる。より詳しくは、外部ベース形成層113の厚み t をパラメータとして(t=20nm、40nm、60nm)、外部ベース形成層113に形成したCoシリサイド層19の成膜状態を実験したところ、外部ベース形成層113の厚みが薄いと、均一なCoシリサイド層19が形成されず、その厚さが少なくとも40nm以上、より望ましくは60nm

以上において、均一なCoシリサイド層19が得られることが判明した。 よって、外部ベース形成層113の厚みを、40nm以上、望ましく は60nm以上に設定する必要があり、これに伴ってSiバッファ層1 09の厚みも、40nm以上、望ましくは60nm以上に設定する必要 がある。

5

10

15

20

なおここで、外部ベース形成層に形成したCoシリサイド層の成膜状態の実験例として、50nmの厚みのCVD酸化膜を形成したSi基板上に、外部ベース形成層に相当するSiバッファ層(以下便宜上、外部ベース形成層という。)を、20nm、40nmおよび60nmの厚みに成長させたものをそれぞれ準備して、この層の表面をCoシリサイド化させた。

図27は、外部ベース形成層(20nm、40nmおよび60nm)の表面をCoシリサイド化した後、それのSEM断面写真の様子を模式的に描いた図である。また、図28は、横軸に外部ベース形成層の厚みをとり、縦軸にCoシリサイド層のシート抵抗をとって、両者の相関を示した図である。

図27によれば、20nmの厚みの外部ベース形成層では、その表面をCoシリサイド化した後のCoシリサイド層は、アイランド状の不均一なもの(下層のCVD酸化膜の一部が露出)になっている。このため、図28に示すように、この条件(外部ベース形成層の厚み:20nm)におけるCoシリサイド層のシート抵抗は測定不能(over range)な状況にある。

一方、図27に示すように、40nmの厚みの外部ベース形成層においては、その表面をCoシリサイド化した後のCoシリサイド層によって下層のCVD酸化膜を全面被覆できていることが分かり、更には、60nmの厚みの外部ベース形成層においては、その表面をCoシリサイド化した後のCoシリサイド層の平坦性を向上させていることが分かる。併せて、図28に示すように、外部ベース形成層の厚みが増すにつれて、

Coシリサイド層のシート抵抗が減少し、そこの膜質を改善できている ことが分かる。

以上に説明した図27および図28から理解されるとおり、外部ベース形成層の厚みを、40nm以上、望ましくは60nm以上に設定する必要性を裏付ける実験結果が得られたと言える。

もっとも、Siバッファ層109の厚みが120nmを超えると、コレクタ抵抗が増加し好ましくない。このため、外部ベース形成層113 およびSiバッファ層109の望ましい厚みの範囲は、40nm以上、120nm以下、より望ましくは60nm以上、120nm以下である。

10 また、Ge含有率30%であって厚み20nmのノンドープSiGe スペーサ層110は、Siバッファ層109の上に積層して設けられ、これにより、ボロン(上層のBドープSiGe 傾斜ベース層111に含有)のSiバッファ層109への拡散によって発生するSiバッファ層109におけるポテンシャル障壁の形成が抑制されている。

15 また、ノンドープSiGeスペーサ層110の上には、シリコンに対するゲルマニウムの成分の組成比が厚み方向に変化するBドープSiGe傾斜ベース層111(組成比傾斜ベース層)、より詳しくはGe含有率が30%から減少しその上端においてGe含有率が0%になっているBドープSiGe傾斜ベース層111が設けられ、これによってベース20 層にバンドギャップの傾きを形成して電子を加速できる。このBドープSiGe傾斜ベース層111の厚みは12nmで、Bドープ傾斜ベース層111の内部には、in-siteドーピングにより3×10¹⁹cm-3の濃度になるようにボロン(P型不純物)が添加されている。

更に、Bドープ傾斜ベース層111の上には、Siキャップ層112 が設けられ、これによりエミッタ電極16に含有する燐(N型不純物) のBドープ傾斜ベース層111への拡散を抑制してトランジスタの特性 の安定化が図られている。

25

なお、外部ベース領域12のCoシリサイド層19が外部ベース形成

17

層113に形成され、これによりSiキャップ層112の厚みの多寡にシリサイド抵抗値が影響されることが無くなり、Siキャップ層112を薄膜化(例えば $5nm\sim10nm$ 程度)させてHBT動作の更なる高速化が図り得る。

5 以上に説明したSiGeHBTによれば、外部ベース形成層113を 所定の厚膜(例えば、40nm以上)に形成したうえで、外部ベース形 成層113にCoシリサイド層19を形成可能なため、Coシリサイド 層19を外部ベース形成層113に均一に形成できる。また、外部ベース形成層113の下層にゲルマニウムを含んだ層が存在しないため、Coシリサイド層19の外部ベース形成層113への形成においてGe原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵 抗化を確実に防止できる。

また、Siキャップ層 1 1 2 の厚みの多寡にCo シリサイド層 1 9 の抵抗が影響されなくなり、これによりSi キャップ層 1 1 2 を薄くして真性ベース領域 1 1 のトータル厚みを薄膜化して電子のベース走行時間の短縮を容易に図り得る。

15

25

次に、このように構成されたSiGeHBT120の製造方法を、図面を参照しつつ詳しく説明する。

図3〜図14は、第1の実施の形態に係るSiGeHBTの製造工程 20 を説明する断面図である。なお、図1は、SiGeHBTの製造工程に おいて完成したSiGeHBTの断面を示す図である。

最初に、図3に示す工程において、P型のSi基板1の上部の表面にフォトリソグラフィーを用いてN型のサブコレクタ2を形成する領域を開口したレジストをマスクに、砒素イオンを注入して、HBT形成領域に深さ約 $1~\mu$ mのN型のサブコレクタ2が不純物濃度 1×1 0 20 cm $^{-3}$ となるように形成される。

15

ようにエピタキシャル成長する。

次に、図4に示す工程において、素子分離として、シリコン酸化膜が埋め込まれたシャロートレンチ4と、ノンドープポリシリコン膜 6 およびこれを取り囲むシリコン酸化膜 7 により構成されるディープトレンチ5 とが形成され、これにより活性領域が区画されている。なお、各トレンチ4、5の深さは、それぞれ約0.3 μ m、約2 μ mである。

10 次に、図6に示す工程において、約50nmのシリコン酸化膜9が減 ECVD法により堆積され、続いて約100nmのポリシリコン膜10 が減圧CVD法により堆積される。

次に、図7に示す工程において、フォトリソグラフィーを用いてHB T形成領域を開口したコレクタ開口122を形成するように、レジスト をマスクにして、ポリシリコン膜10をドライエッチング法によりその 下層のシリコン酸化膜9の表面が露出するまで除去した後、コレクタに 燐プロファイルを形成するために燐イオンを注入して、Si単結晶層3 の内部に所望の燐プロファイルが形成される。

続いて、露出したシリコン酸化膜9の領域に対して同様のコレクタ開20 口122を形成するように、フッ酸等のエッチャントを用いてウェットエッチング法によりシリコン酸化膜9をN型のSi単結晶層3の表面が露出するまで除去する。こうして、Si基板1の上に、コレクタ開口122を有するマスキング層としてのシリコン酸化膜9によって囲まれた活性領域を含む領域が形成される

25 次に、図8に示す工程において、化学的気相成長法により約100nmのトータル厚みに、単結晶のエピタキシャルSiGe層11'(エピタキシャルベース層)が、上記の活性領域を含む領域のうちのSi単結晶層3(活性領域)の上に形成され、同時に非選択成長により、多結晶

19

のポリSiGe層12'(ポリベース層)が、上記の活性領域を含む領域のうちのシャロートレンチ4(素子分離領域)の上に形成される(なお、ポリSiGe層12'は、ポリシリコン膜10の上にも積層されることになる。)。

- 5 ここで、エピタキシャルSiGe層11'およびポリSiGe層12'においては、その成長過程において不純物濃度 3×10^{19} c m $^{-3}$ となるようにポロンがドーピングされ、この部分がP型の半導体になっている。こうしてエピタキシャルSiGe層11'により構成された真性ベース領域11が形成される。
- 10 なお、図8のA領域の拡大図に示すように、エピタキシャルSiGe 層11'は詳しくは、単結晶のSiバッファ層109と、単結晶のノンドープSiGeスペーサ層110と、単結晶のBドープSiGe傾斜ベース層111と、単結晶のSiキャップ層112と、によって構成される多層構造を有し、図8のB領域の拡大図に示すように、ポリSiGe 層12'は詳しくは、Siバッファ層109と同時に形成される多結晶の外部ベース形成層113と、ノンドープSiGeスペーサ層110と同時に形成される多結晶の第2の層114と、BドープSiGe傾斜ベース層111と同時に形成される多結晶の第3の層115と、Siキャップ層112と同時に形成される多結晶の第4の層116と、によって20 構成される多層構造を有している。

次に、図9に示す工程において、約30nmの厚みにシリコン酸化膜13が減圧CVD法により堆積され、その後、連続的に約50nmの厚みにポリシリコン膜14が減圧CVD法により堆積される。

続いて、フォトリソグラフィーを用いてSiGeHBT120のエミッタ領域を開口したレジストをマスクにして、ポリシリコン膜14をドライエッチング法によりその下層のシリコン酸化膜13の表面が露出するまで除去する。その後、露出したシリコン酸化膜13の領域に対してシリコン酸化膜13をフッ酸等のエッチャントを用いてウェットエッチ

20

ング法によりその下層の真性ベース領域11の表面が露出するまで除去 して、これにより、ベース層とエミッタ層との開口部121における真 性ペース領域11のみを露出させ、それ以外の領域をシリコン酸化膜1 3で覆うことができる。

次に、図10に示す工程において、約300nmの厚みでかつ不純物 5 濃度が $1 \sim 5 \times 10^{20}$ c m $^{-3}$ になるよう、 N +型のポリシリコン層 15が上記の開口部121の真性ベース領域11に接触しながら減圧CVD 法により堆積される。

続いて、フォトリソグラフィーにより所定の領域を開口したレジスト 130をマスクにして、ポリシリコン膜15を異方性ドライエッチング **1**0 法により除去して、これによりポリシリコン膜15からなるエミッタ電 極16が形成される。

15

25

続いて、シリコン酸化膜13が、このレジスト130をマスクにして フッ酸等のエッチャントを用いてウェットエッチングにより除去される。

そして、このレジスト130をエミッタ電極16の上に残した状態で、 真性ベース領域11の内部の不純物濃度を一定に保ちながらポリSiG e 層 1 2 7 の抵抗を低減するため、図中に矢印で示すように(注入角度 0°)、ポリSiGe層12'の不純物濃度が1×10²⁰cm⁻³になる ように、不純物 (ボロン) イオンがポリSiGe層12′ (正確には真 性ベース領域11のレジスト30に覆われていない部分とポリSiGe 20 層12') に追加的注入される。なおその後、レジスト130は、適宜 の方法により除去される。

次に、図11に示す工程において、フォトリソグラフィーにより所定 の領域を開口したレジストをマスクにして、ポリSiGe層12′のう ちの外部ベース領域12を残して ポリSiGe層12′およびポリシ リコン膜10をドライエッチングにより除去し、その下層のシリコン酸 化膜9の表面を露出される。こうして、Si基板1の上に、ポリSiG e層12'により構成される外部ベース領域12が形成される。

次に、図12に示す工程において、約 $30\sim100$ nmの厚みにシリコン酸化膜9 を減圧CVD法により堆積した後、約900 Cの温度で、かつ $10\sim15$ 秒程度の期間、熱処理が施される。

次に、図13に示す工程において、シリコン酸化膜9'およびその下層のシリコン酸化膜9に対して異方性エッチングによりエッチバック処理が行われ、これによりエミッタ電極16の側面にサイドウォール18が形成される。なお、この状態で、エミッタ電極16の表面および外部ベース領域12の表面、コレクタ引出し層8の表面にはいずれも、シリコン表面が露出された状態にある。

10 次に、図14に示す工程において、SiGeHBTの一連の製造工程 のうち、従来の製造工程と相違する外部ベース領域12のエッチング処理が行われる。ここでは、外部ベース領域12および真性ベース領域1 1 の積層構造を示した部分拡大断面図を用いて、この製造工程を詳しく 説明する。

15 図14(a)は、外部ベース領域12をエッチング処理する前のSi GeHBTの断面図であり、図14(b)は、外部ベース領域12をエッチング処理した後のSiGeHBTの断面図である。

すなわち、外部ベース領域12を、Si基板1の側から順に、外部ベース形成層(Si層)113と、第2の層(SiGe層)114と、第3の層(SiGe層)115と、第4の層(Si層)116と、に分けて図示している。なお、真性ベース領域11を、Si基板1の側から順に、Siバッファ層109と、ノンドープSiGeスペーサ層110と、BドープSiGe傾斜ベース層111と、Siキャップ層112と、に分けて図示している。

25 なお、これらの層以外のものは、点線を付して略記している。

この前段階の工程(図13)において、外部ベース領域12の表面は 露出されている一方、真性ベース領域11の表面はエミッタ電極16に よって被覆されている。

20

25

この状態において、硝酸(HNO_3)と、水(H_2O)と、フッ酸(HF)との混合液をエッチャントとして用いて外部ベース領域 12 に対するウェットエッチング処理が行われる。特に、 $HNO_3: H_2O: HF=40:20:5$ の混合比からなるエッチャントを用いてことが望ましい。このような混合比のエッチャントを使用すれば、Si とSi Ge との選択エッチング特性に優れ、具体的には、Si のエッチング速度は 1.8 1.8 1.5 1

10 従って、外部ベース領域12の第3の層(SiGe層)115と第2 の層(SiGe層)114は共に、上記エッチャントを用いて速やかに エッチングにより除去されるものの、この第2の層114をエッチング により除去した時点で、その下層の外部ベース形成層(Si層)113 のエッチング速度は急速に低下し、外部ベース形成層113のエッチン がは進行し難くなる。

よって、エッチング時間を適切に設定することによって外部ベース領域12のうちの第3の層115と、第2の層114とを速やかにエッチングにより除去できると共に、外部ベース領域12のうちの外部ベース形成層113のみを制御性良く残存させることが可能になる。

こうして、図14(b)に示すように、外部ベース領域12のうちの 外部ベース形成層113のみを残存させたSiGeHBTが得られる。

次に、図1に示す工程において、コバルト(Co)をスパッタリング 法により外部ベース領域12の表面およびエミッタ電極16の表面並び にコレクタ引出し層8の表面に堆積し、これらをアニール処理した後に、 Co未反応層が除去される。続いて、再度のアニール処理が実施される ことにより外部ベース領域12の表面およびエミッタ電極16の表面並 びにコレクタ引出し層8の表面にCoシリサイド層19が形成される。

その後、Si基板1の全面を覆うように層間絶縁膜20が堆積された

後に、この層間絶縁膜20にはその厚み方向に貫通するように、エミッタ電極16および外部ベース領域12並びにコレクタ引出し層8の表面の各Coシリサイド層19に到達する3個のコンタクトホールが形成される。

5 そして、各コンタクトホール内にタングステン(W)を埋め込むことによりWプラグ21が形成される。その後、アルミニウム合金膜をスパッタリングにより層間絶縁膜20の上に堆積し、所定領域を開口したレジストをマスクにして、このアルミニウム合金膜をパターニングすることにより、上記の各Wプラグ21に接続して、層間絶縁膜20の上に延びる金属配線22が形成される。こうして図1に示すSiGeHBT120が得られる。

こうした第1の実施の形態の製造方法によれば、外部ベース領域12 のうちのGe原子を含有する層が事前にエッチングにより除去されたう えで、Coシリサイド層19が、Ge原子を含有しないシリコンからな る外部ベース形成層113の上に形成される。このため、Ge原子によ るシリサイド形成の阻害に起因して発生するベース抵抗の増加を確実に 防止できる。

(第2の実施の形態)

15

25

図15は、本発明の第2の実施の形態に係るSiGeHBTの構成を 20 示す断面図であり、図16は、このSiGeHBTのベース層(真性ベ ース領域11と外部ベース領域12)の構成を説明する断面図であるが、 ベース層以外の構成は、点線を付して略記している。

図15に示すSiGeHBT130の構成は、その外部ベース領域12の構成を除いて、第1の実施の形態に係るSiGeHBT120の構成(図1)と同じであるため、ここでは、両者に共通する構成の説明は省略し、図2を参照しつつ外部ベース領域12の構成を説明する。

図16によれば、外部ベース領域12は、Si基板1の上に基板側から順番に、気相成長法により、Si基板1の上に単結晶のSiバッファ

層109と並んでこれとほぼ同じ厚みでかつSiバッファ層と同時に形成されるシリコンからなる多結晶の外部ベース形成層としての第1の層113と、単結晶のノンドープSiGeスペーサ層110と同時にこれの約1/10の厚みに形成されるシリコンとゲルマニウムからなる外部ベース形成層としての多結晶の第2の層114と、単結晶のBドープSiGe傾斜ベース層111と同時にこれの約1/10の厚みに形成されるシリコンとゲルマニウムからなる外部ベース形成層としての多結晶の第3の層115と、単結晶のSiキャップ層112と同時に形成されるシリコンからなる外部ベース形成層としての多結晶の第4の層116と、この第4の層116の表面をシリサイド化したCoシリサイド層19と、によって構成されている。

なお、第4の層116は、その表面にCoシリサイド層19を形成するに必要な厚み (例えば、60nm) に調整されている。

なお、第2の層114と第3の層115の厚みは、後ほど説明するよ 15 うに塩素を含む反応性ガスを添加しつつ成長を行うことにより制御可能 である。

以上に説明したSiGeHBT130によれば、外部ベース領域12 を構成するGe原子を含有する層(具体的には第2の層114と第3の 層115)の厚みが薄膜化されたため、外部ベース領域12に含有する Ge原子の含有量を少なくでき、これによって第4の層116の表面に Соシリサイド層19を形成する際に、Ge原子によってもたらされる シリサイド化の阻害要因を適切に排除できてСоシリサイド層19の高抵抗化を確実に防止できる。

20

次に、このように構成された S i G e H B T 1 3 0 の製造方法を、図 25 面を参照しつつ詳しく説明する。

図17~図22は、第2の実施の形態に係るSiGeHBTの製造工程を説明する断面図である。なお、図15は、SiGeHBTの製造工程において完成したSiGeHBTの断面を示す図である。

なおここで、第1の実施の形態1における図3~図7に示す製造工程の内容は、第2の実施の形態の製造工程においても同じため、これらの製造工程に関連する図示およびその説明は省略している。

図17に示す工程において、SiGeHBTの一連の製造工程のうち、 従来の製造工程と相違するように外部ベース領域12が形成される。こ こでは、図17に示すように、外部ベース領域12および真性ベース領域11の積層構造を示す拡大断面図を用いてその製造工程を詳しく説明 する。なお、図17においてベース層以外の構成は、点線を付して略記 している。

15 この際、真性ベース領域11におけるSiバッファ層109の成長と同時に、シリコン酸化膜により構成されたシャロートレンチ4の上にはシリコンからなる外部ベース形成層としての多結晶の第1の層113が成長する。

続いて、単結晶のSiバッファ層109の上には、ノンドープSiGeスペーサ層110とBドープSiGe傾斜ベース層111とが、非選択成長条件から選択成長条件に切り替えたうえで、選択成長条件によりエピタキシャル成長する。具体的には、原料ガス(SiH4ガス、Si2H6ガス、GeH4ガス)と共に、HClガス、Cl2ガス、SiH2Cl2ガス等のエッチング性質を有するガスを適量添加して、20Torの成長圧力条件かつ750℃の温度条件のもとでノンドープSiGeスペーサ層110とBドープSiGe傾斜ベース層111の成長が実行される。

このような選択成長条件においては、単結晶のSiバッファ層109

20

25

の上には、単結晶のSiGe層は速やかに成長可能である一方、多結晶の第1の層113の上に成長しようとするシリコンとゲルマニウムを含んだ多結晶のSiGe層は、塩素系ガスのエッチング作用によりその核形成が防止されて成長し難い。

5 このため、外部ベース領域12の第1の層113の上にもSiGe層 114、115 (外部ベース形成層としての第2および第3の層)が僅 かに成長可能であるものの、これらの層114、115の成長膜厚は、 塩素系ガスに起因するエッチング作用によってノンドープSiGeスペ ーサ層110やBドープSiGe傾斜ベース層111の成長膜厚の約1 /10になる。

なお引き続き、真性ペース領域11の単結晶のSiキャップ層112が、選択成長条件から非選択成長条件に切り替えたうえで、再び非選択成長条件によりエピタキシャル成長する。具体的には、原料ガスとして SiH_4 ガス等を用いて、80Torron成長圧力条件かつ650 Co 温度条件のもとで、Siキャップ層112の成長が実行され、同時に、シリコンからなる外部ベース形成層としての多結晶の第4の層116が形成される。

なお、図18~図22および図15に示す製造工程の内容は、第1の 実施の形態におけて説明したものと重複するため、これらの製造工程の 説明は省略する。

こうした第2の実施の形態の製造方法によれば、外部ベース領域12 に内在するSiGe層の厚みを、塩素を含む反応性ガスのエッチング作 用により真性ベース領域11に内在するSiGe層の厚みの約1/10 に制御できたため、外部ベース領域12に含まれるGe含有量は、真性 ベース領域11に含まれるGe含有量と比べて約1/10以下となって、 これにより、外部ベース領域12を殆どSi材料のみにより構成するこ とができる。

よって、Сοシリサイド層19 (図15参照)が、Ge原子を殆んど

含有しない外部ベース形成層としての第4の層に形成され、これにより Ge原子によるシリサイド形成の阻害に起因して発生するベース抵抗の 増加を確実に防止できる。

上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。

〔産業上の利用の可能性〕

5

10 本発明に係るバイポーラトランジスタおよびその製造方法によれば、 シリサイド形成の阻害要因を無くしてベース抵抗の増加を防止するこ とが可能であり、トランジスタの高性能化を実現でき、情報処理端末等 に内蔵されるデバイスとして有用である。

請求の範囲

1. 基板と、前記基板の上に形成され、シリコンからなるシリコン バッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少 なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの 成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真 性ベース領域と、

前記基板の上に前記シリコンバッファ層と並んで形成され、シリコン 10 からなる外部ベース形成層を有する外部ベース領域と、

を備え、

前記外部ベース形成層および前記シリコンバッファ層の厚みが共に、40nm以上でありかつ前記外部ベース形成層の表面がシリサイド化されているバイポーラトランジスタ。

- 15 2. 基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ペース層と、を有する真性ベース領域と、
- 20 前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる外部ベース形成層を有する外部ベース領域と、

を備え、

25

前記外部ベース形成層の厚みが、前記シリコンバッファ層の厚みにほぼ等しくかつ前記外部ベース形成層の表面がシリサイド化されているバイポーラトランジスタ。


3. 前記組成比傾斜ベース層は、シリコンとゲルマニウムからなるシリコン・ゲルマニウム傾斜ベース層である請求項1または2記載のバイポーラトランジスタ。

ランジスタの製造方法。


5

10

- 4. 前記シリコンバッファ層は単結晶であり、前記第外部ペース形成層は多結晶である請求項1または2記載のバイポーラトランジスタ。
- 5. 基板にマスキング層を形成することにより活性領域を含む領域を囲み、前記活性領域を含む領域のうちの活性領域においては、シリコン層とシリコン・ゲルマニウム層とを有するようにエピタキシャルベース層を形成し、前記活性領域を含む領域のうちの素子分離領域においては、前記エピタキシャルベース層と非選択的に、シリコン層とシリコン・ゲルマニウム層とを有するようにポリベース層を形成し、その後、前記ポリベース層のうちの前記シリコン・ゲルマニウム層をエッチングにより除去することによって外部ベース形成層としての前記シリコン層の表面を露出させ、前記露出部にシリサイド層を形成するバイポーラト
- 6. 前記エッチングは、硝酸と水とフッ酸の混合液からなるエッチャントを用いたウェットエッチングである請求項5記載のバイポーラト15 ランジスタの製造方法。













PCT/JP2004/009901



WO 2005/006444









N N











7/29




X























N N





<u>പ</u> പ്ര








図 14











17/29









PCT/JP2004/009901




WO 2005/006444














N M

















N 2




(N


X



26₂₉







<u>※</u> ※

29/29

参照符号一覧表

1	Si基板
2	サプコレクタ領域
3	S i 単結晶層
4	シャロートレンチ
5	ディープトレンチ
6	ノンドープポリシリコン層
7、9、9′、13	シリコン酸化膜
8	コレクタ引き出し層
10,14	ポリシリコン膜
1 1	真性ベース領域
11'	エピタキシャルSiGe層
1 2	外部ベース領域
12'	ポリSiGe層
1 5	ポリシリコン層
1 6	エミッタ電極
1 8	サイドウォール
1 9	Coシリサイド層
2 0	層間絶縁膜
2 1	Wプラグ
2 2	金属配線
1 0 9	Siバッファ層
1 1 0	ノンドープSiGeスペーサ層
1 1 1	BドープSiGe傾斜ベース層
1 1 2	Siキャップ層
1 1 3	外部ベース形成層
1 1 4	第2の層
1 1 5	第3の層
1 1 6	第4の層
1 2 1	開口部
1 2 2	コレクタ開口
1 3 0	レジスト

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/009901

A. CLASSIFICA Int.Cl7	ATION OF SUBJECT MATTER H01L29/737			
According to Inter	According to International Patent Classification (IPC) or to both national classification and IPC			
B. FIELDS SEA	ARCHED		·	
	entation searched (classification system followed by class H01L29/737	sification symbols)		
Jitsuyo Kokai Ji		suyo Shinan Toroku Koho oku Jitsuyo Shinan Koho	1996–2004 1994–2004	
C. DOCUMEN	TS CONSIDERED TO BE RELEVANT	•		
Category*	Citation of document, with indication, where app	ropriate, of the relevant passages	Relevant to claim No.	
A	JP 9-199511 A (Sony Corp.), 31 July, 1997 (31.07.97), Par. Nos. [0009] to [0059]; Fi & US 5861640 A	igs. 1 to 14	1-6	
. А	JP 2001-319935 A (Mitsubishi Corp.), 16 November, 2001 (16.11.01), Par. Nos. [0010] to [0040]; F: (Family: none)	·	1-6	
A	JP 9-181091 A (Lucent Technol 11 July, 1997 (11.07.97), Par. Nos. [0007] to [0023] & EP 779652 A3 & US	Logies Inc.), 5620907 A	1-6	
× Further do	ocuments are listed in the continuation of Box C.	See patent family annex.	<u> </u>	
* Special cate "A" document of to be of par "E" earlier applifiling date "L" document of cited to est special reas "O" document reason doc	regories of cited documents: lefining the general state of the art which is not considered ticular relevance ication or patent but published on or after the international which may throw doubts on priority claim(s) or which is tablish the publication date of another citation or other con (as specified) referring to an oral disclosure, use, exhibition or other means published prior to the international filing date but later than date claimed	"T" later document published after the int date and not in conflict with the applie the principle or theory underlying the "X" document of particular relevance; the considered novel or cannot be cons step when the document is taken alon "Y" document of particular relevance; the considered to involve an inventive combined with one or more other such being obvious to a person skilled in the document member of the same patent.	cation but cited to understand invention claimed invention cannot be idered to involve an inventive e claimed invention cannot be step when the document is a documents, such combination art	
	al completion of the international search ober, 2004 (05.10.04)	Date of mailing of the international sea 19 October, 2004 (19.10.04)	
	ng address of the ISA/ see Patent Office	Authorized officer		
Facsimile No. Form PCT/ISA/2	10 (second sheet) (January 2004)	Telephone No.		

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/009901

). DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	
Category* A	JP 2000-31155 A (STMicroelectronics S.A.), 28 January, 2000 (28.01.00), Par. Nos. [0027] to [0055]; Figs. 1 to 11 & EP 962966 A1 & FR 2779572 A1 & US 6177717 B1	Relevant to claim No.	
A	JP 2001-244275 A (STMicroelectronics S.A.), 07 September, 2001 (07.09.01), Par. Nos. [0043] to [0065]; Figs. 9 to 12 & EP 1087424 A1 & FR 2799048 A & US 6551891 B1	1-6	
·			
		·	
•			

Form PCT/ISA/210 (continuation of second sheet) (January 2004)

		<u>l'</u>	
A. 発明の属	する分野の分類(国際特許分類(IPC))	•	
Int. C1.	7 Н01L29/737		
B. 調査を行			
調査を行った最	小限資料(国際特許分類(IPC))		
T=+ C1	7 110 1 1 2 0 7 2 7	•	. \
Int. Cl.	7 H01L29/737		
			·
最小限資料以外	の資料で調査を行った分野に含まれるもの		}
日本国公開実施	案公報 1922-1996年 1971-2004年		
日本国実用新領	桑登録公報 1996-2004年		
日本国登録実力	用新案公報 1994-2004年		
国際調査で使用	 した電子データベース(データベースの名称、	調査に使用した用語)	
I I I I I I I I I I I I I I I I I I I			
	•		
C. 関油・シス			
引用文献の	J C 成の 54 0 G 大版	·	関連する
1 - 11 10 - 110 - 1	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	請求の範囲の番号
A	JP. 9-199511 A (Y=-		1-6
[A .			1-0
1	1997.07.31, 段落番号【0	-	
1	図1-14 & US 586164	. 0 A ·	
	.	Zuma pilita i mai alla mana a la	
A	JP 2001-319935 A		1-6
	会社)2001.11.16,段落番	5号【0010】一【004	
	0】,図1-3(ファミリーなし)	•	'
ļ	·		
A	JP 9-181091 A (ルーセ	マント テクノロジーズ イン	1 - 6
	コーポレイテッド) 1997.07.	11、段落番号【0007】	'
区 C欄の続っ	きにも文献が列挙されている。	パテントファミリーに関する別	」紙を参照。
	のカテゴリー	の日の後に公表された文献	
	連のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表	
「下」国際出	頭目前の出版または修飾ったスポー 国際山麻口	出願と矛盾するものではなく、	発明の原理又は理論
	願日前の出願または特許であるが、国際出願日 公表されたもの	の理解のために引用するもの 「X」特に関連のある文献であって、	48女母の27728日
	主張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考	
日若しくは他の特別な理由を確立するために引用する「Y」特に関連のある文献であって、当該文献と他の1以			
文献(理由を付す) 上の文献との、当業者にとって自明である組合せに			
「〇」口頭に	よる開示、使用、展示等に言及する文献	よって進歩性がないと考えられ	
【 P 」国際出	願日前で、かつ優先権の主張の基礎となる出願	「&」同一パテントファミリー文献	
国際国本とら	71 4 8	国際調本却よの登送り	
国際調査を完	05. 10. 2004	国際調査報告の発送日 19.10.2	004
33.2332			
国際調査機関	の名称及びあて先	特許庁審査官(権限のある職員)	4L 9361
日本国特許庁(ISA/JP) 棚田 一也			
郵便番号100-8915			
東京	都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3498

C (続き).	関連すると認められる文献	
引用文献の カテゴリー*		関連する 請求の範囲の番号
Dy Ly-x	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 -【0023】 & EP 779652 A3 & US 5620907 A	間水の地面の番号
. A	JP 2000-31155 A (エスティマイクロエレクトロニクス) 2000.01.28, 段落番号【0027】-【0055】, 図1-11 & EP 962966 A1 & FR 2779572 A1 & US 6177717 B1	1-6
A	JP 2001-244275 A (エスティマイクロエレクトロニクス エスエー) 2001.09.07, 段落番号【0043】 -【0065】, 図9-12 & EP 1087424 A1 & FR 2799048 A & US 6551891 B1	1 6

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

•
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.